„PDP–11 architektúra” változatai közötti eltérés
| [ellenőrzött változat] | [ellenőrzött változat] |
Tartalom törölve Tartalom hozzáadva
5. sor:
A PDP-11 egy [[16 bites]] [[CISC]] típusú [[miniszámítógép]] konstrukció. Az architektúra alap adattípusa a 16 bites gépi szó, emellett képes [[bájt]]ok kezelésére is.
A processzor 8 db 16 bites általános célú regisztert tartalmaz, ezek jelölése R0, R1, R2, R3, R4, R5, R6 és R7, ezek közül kettő speciális: az R6 a hardveres veremmutató regiszter, SP-vel is jelölhető, az R7 poedig a programszámláló, PC-vel is jelölhető. A processzorban ezen felül még megtalálható a processzor-állapotszó (''processor status word''), jele PSW. Az általános célú regiszterek két részre oszthatók, egy alacsonyabb és egy magasabb helyiértékű bájtra, ezek közül a bájtos műveletek az alacsonyabb helyiértékű bájton, a szavas műveletek a 16 bites szón végzik a műveleteket. A regiszterek a műveletekben akkumulátor, mutató, automatikusan növekvő vagy csökkenő mutatók és indexek szerepében állhatnak.
Az arhitektúrában a gépek operatív memóriája szó szervezésű, tehát 16 bites szavak sorozatának tekinthető. A tárolás a little-endian bájtsorrenddel történik. Logikai címtere 16 bites, amely 64 KiB ill. 32 K szó méretű memóriát jelent. A fizikai címek 16, 18, 22 vagy 24 bitesek lehetnek a különböző megvalósításokban.
Utasításkészlete nagymértékben [[ortogonalitás|ortogonális]], azaz néhány kivételtől eltekintve minden parancsban mindegyik címzési mód használható. Az orogonalitás nem teljes. A gépi utasítások szavakkal és bájtokkal végezhetnek műveleteket, egyes esetekben regiszterpárokban reprezentált adatokkal (pl. szorzás, osztás). A későbbi modellekben megjelent először az egyszeres pontosságú lebegőpontos adattípus és utasításkészlet, majd a matematikai processzor, amely egyszeres és dupla pontosságú adattípusokat kezelt és megfelelt az IEEE 754 szabványnak. A gépi utasítások 0, egy és kétoperandusúak, hosszuk egy, két vagy három szó lehet. A verem kezelése hardveres, a magasabb címektől az alacsonyabbak felé növekszik (azaz a verembe írás csökkenti a veremmutató értékét). A vermet a megszakítási rendszer is használja automatikusan. Rendelkezésre áll hardveres veremfigyelő egység (stack-limit egység).
A processzor, a tár és a perifériavezérlők egyetlen kétirányú, aszinkron működésű univerzális sínrendszerre kapcsolódnak. A perifériák vezérlőregiszterei a memória felső 4 KiB méretű részébe vannak leképezve; nincsenek külön I/O utasítások, az adatcsere a perifériák és a processzor között az utasításkészlet MOV (adatmozgató) utasításával végezhető. A sínrendszer biztosítja a perifériák közötti beavatkozás nélküli adatátvitelt és a [[DMA]] lehetőségét.
Az architektúra gépei hierarchikus, hardveresen kezelt megszakításkezeléssel rendelkezik. A processzor 8 prioritási szintet kezel, a perifériákhoz hardveresen prioritás van hozzárendelve. A megszakítási rendszer vektoros típusú. A megszakításvektorok kétszavas értékek, amelyek a kezelőrutin kezdőcímét és állapotszavát tartalmazzák, és a memória (oktális) 0–377<sub>8</sub>, más konfigurációkban 0–777<sub>8</sub> címtartományában vannak tárolva.
== Memória ==
| |||